HLSTL (High Level Synthesis Template Library) Biblioteca para programación genérica sobre FPGA con HLS
Computer Architecture and Networks Group, University of Castilla-La Mancha, Ciudad Real, Spain
manueljose.abaldea@uclm.es
Computer Architecture and Networks Group, University of Castilla-La Mancha, Ciudad Real, Spain
jesus.barba@uclm.es
Computer Architecture and Networks Group, University of Castilla-La Mancha, Ciudad Real, Spain
julian.caba@uclm.es
Computer Architecture and Networks Group, University of Castilla-La Mancha, Ciudad Real, Spain
fernando.rincon@uclm.es
Computer Architecture and Networks Group, University of Castilla-La Mancha, Ciudad Real, Spain
julio.dondo@uclm.es
Computer Architecture and Networks Group, University of Castilla-La Mancha, Ciudad Real, Spain
juancarlos.lopez@uclm.es
CONFERENCE — II Jornadas de Computación Empotrada y Reconfigurable
PAGES — 643-650
ISSN — 978-84-697-4835-0
PUBLISHER — Actas de Jornadas SARTECO 2017
DATE — 18/9/2017
DOI — 10.5281/zenodo.894177
@misc{abaldea_garcia_pliego_manuel_jose_2017_894177,
author = {Abaldea García-Pliego, Manuel José and Barba Romero, Jesús and Caba Jiménez, Julián and Rincón Calle, Fernando and Dondo Gazzano, Julio and López López, Juan Carlos},
title = {{HLSTL (High Level Sintesis Template Library) Biblioteca para programación genérica sobre FPGA con HLS}},
month = sep,
year = 2017,
note = {{Este trabajo ha sido financiado por la Junta de Comunidades de Castilla-La Mancha (proyecto SAND, PEII-2014-046-P) y por el Ministerio de Economı́a y Competitividad del Gobierno de España bajo el proyecto REBECCA (TEC2014-58036-C4-1-R)}},
doi = {10.5281/zenodo.894177},
url = {https://doi.org/10.5281/zenodo.894177}
}
Abstract
La evolución de los flujos de diseño sobre FPGAs lleva hoy en dı́a a la utilización de técnicas y herramientas basadas en HLS (High Level Synthesis). A través de la elevación del nivel de abstracción de las especificaciones del hardware mediante el uso de lenguajes de programación populares como ANSI C o C++, se consigue una reducción en tiempo y complejidad del ciclo de desarrollo en dispositivos de lógica reconfigurable.
Sin embargo, la reutilización de código heredado, como base para los modelos de referencia, es aún un proceso manual que requiere de ciertos conocimientos de la arquitectura destino y habilidades que permitan aprovechar al máximo el potencial de las herramientas HLS. Con el objetivo de reducir esa brecha y facilitar la reutilización de código no escrito especı́ficamente para HLS, se plantea en este trabajo una biblioteca para HLS que permita trabajar de manera transparente con estructuras de datos complejas. Basándose en los principios de programación genérica, la interfaz de alto nivel abstrae al desarrollador de los detalles de implementación y optimizaciones de bajo nivel, permitiéndole centrarse en el desarrollo de la solución.
